블로그 새로 개설했습니다.https://rtlearner.com/verilog-apb-interface-intro-bfm/ [Verilog] 실전 1 - APB interface intro, BFM - RTLearnerAPB interface에 대해 대략적으로 설명합니다. Verilog로 설계한 APB interface를 검증하기 위한 APB BFM(Bus functional model)에 대해 설명합니다.rtlearner.com

블로그 새로 개설했습니다.https://rtlearner.com/verilog-syntax/ [Verilog] 기본 문법 - RTLearner베릴로그(verilog) 기본적인 문법에 대해 설명합니다. Verilog의 기본 구성과 절차 할당(initial 문, always 문)과 연속할당(assign)에 대해 설명합니다.rtlearner.com

블로그 새로 개설했습니다.https://rtlearner.com/verilog-syntax-2/ [Verilog] 문법 2 - 인스턴스(Instantiation), 플립플롭(Flip-Flop)과 래치(Latch) - RTLearner베릴로그(verilog) 기본적인 문법에 대해 설명합니다. 인스턴스화(Instantiation), clock과 reset, 플립플롭(Flip-Flop)과 래치(Latch)에 대해 설명합니다.rtlearner.com

블로그 새로 개설했습니다.https://rtlearner.com/verilog-syntax/ [Verilog] 기본 문법 - RTLearner베릴로그(verilog) 기본적인 문법에 대해 설명합니다. Verilog의 기본 구성과 절차 할당(initial 문, always 문)과 연속할당(assign)에 대해 설명합니다.rtlearner.com

블로그 새로 개설했습니다.https://rtlearner.com/verilog-syntax/ [Verilog] 기본 문법 - RTLearner베릴로그(verilog) 기본적인 문법에 대해 설명합니다. Verilog의 기본 구성과 절차 할당(initial 문, always 문)과 연속할당(assign)에 대해 설명합니다.rtlearner.com

블로그 새로 개설했습니다.https://rtlearner.com/verilog-simulation-settings/ [Verilog] Simulation 환경 세팅 (EDA playground, Icarus verilog) - RTLearnerVerilog 시뮬레이션 환경 세팅 방법에 대해 설명합니다. EDA playground, Icarus verilog, gtkwave, Makefile 사용법을 단계적으로 설명합니다.rtlearner.com

블로그 새로 개설했습니다.https://rtlearner.com/rtl-design-engineer-jobs/ RTL design engineer 업무 - RTLearner첫 SoC 펩리스 회사 입사 후 진행한 업무들에 대해 설명합니다. RTL design engineer가 알아야 할 기초 상식에 대해서도 설명합니다.rtlearner.com

블로그 새로 개설했습니다.https://rtlearner.com/rtl-design-engineer-jobs/ RTL design engineer 업무 - RTLearner첫 SoC 펩리스 회사 입사 후 진행한 업무들에 대해 설명합니다. RTL design engineer가 알아야 할 기초 상식에 대해서도 설명합니다.rtlearner.com