블로그 새로 개설했습니다.https://rtlearner.com/system-verilog-overview-3/ [System Verilog] Overview - 3 process, communication - RTLearnerSystem Verilog에 대해 설명합니다. System Verilog에서 사용하는 process인 fork 문의 종류와 예시에 대해 설명합니다. 또한 공유 자원 접근 방법인 communication에 대해 설명합니다.rtlearner.com

블로그 새로 개설했습니다.https://rtlearner.com/amba-axi-bus/ AMBA – 3 AXI overview - RTLearnerAMBA 중 하나인 AXI protocol에 대해 설명합니다. AXI signals, transfer, addressing option, atomic access, ordering model 등에 대해 설명합니다.rtlearner.com

블로그 새로 개설했습니다.https://rtlearner.com/system-verilog-overview-2/ [System Verilog] Overview - 2 control flow - RTLearnerSystem Verilog의 control flow에 대해 설명합니다. for, while, foreach 등을 포함한 loop 문과 if-else, case, break-continue, event, function/task를 활용해 System Verilog flow를 제어할 수 있습니다.rtlearner.com

블로그 새로 개설했습니다.https://rtlearner.com/system-verilog-overview-1/ [System Verilog] Overview - 1 introduction, data type - RTLearnerSystem Verilog에 대해 설명합니다. System Verilog의 introduction으로 System Verilog의 필요성과 구조, component에 대해 설명하고 data type에 대해 설명합니다.rtlearner.com