Slave가 통신 중에 무슨이유에서든지 에러가 발생하면 PSLVERR signal을 통해 이를 알립니다. PSLVERR은 APB transfer의 마지막 cycle에서 의미가 있고, 그때 PSEL, PENABLE, PREADY는 High 상태여야합니다. 그럼 Timing diagram 예시를 보며 APB Bus에 대한 설명을 마무리하겠습니다. - Write transfer with slave error signal - Read transfer with slave error signal

APB(Advanced Peripheral Bus)는 이름에서 알 수 있듯이 peripheral을 위한 Bus입니다. 인터페이스를 단순화하여 low-cost, low power consumption 등의 이점이 있습니다. Block diagram을 보면 여러 signal들이 나오는데요, AMBA APB specification을 보면서 하나하나 파헤쳐봅시다. - Signals 자세한 내용은 description을 참고하시면 됩니다. 그러면 APB transfer 예시를 보면서 APB protocol에 대해 이해해봅시다. - Basic transfer 1. Write transfer with no wait states APB bus의 write transfer 예시 입니다. 기본적으로 clock posed..

AMBA(Advanced Microcontroller Bus Architecture)는 ARM에서 개발한 Bus protocol로 여러 가지 종류가 있지만 대부분 APB, AHB, AXI를 주로 사용합니다. Bus는 Chip의 모듈 간에 신호를 주고받는 통로인데 왜 이렇게 분류를 하는 걸까요?? 그건 모듈마다 성능이 다르기 때문입니다. 예를 들어, 높은 성능을 가지고 있는 CPU와 처리속도가 느린 DRAM, 혹은 peripheral이 한 Bus로 연결된다면 데이터 처리가 늦어짐에 따라 Bus는 busy한 상태로 유지될 겁니다. 그러면 CPU나 다른 고성능 모듈들은 Bus의 신호가 다 처리될 때까지 기다려야 합니다. 그래서 고성능 모듈은 고성능 버스에 연결하고, 상대적으로 성능이 낮은 모듈들은 성능이 낮은..