728x90
블로그 새로 개설했습니다.
https://rtlearner.com/verilog-timer-rtl-design/
[Verilog] Timer RTL design - RTLearner
Verilog를 이용한 Timer RTL design 과정에 대해 설명합니다. Block diagram, register map, rtl code, 검증 과정을 상세히 설명합니다.
rtlearner.com
728x90
'프로그래밍 > Verilog' 카테고리의 다른 글
| 베릴로그 실전 - UART (3) Rx controller, integration (0) | 2024.08.29 |
|---|---|
| 베릴로그 실전 - UART (2) FSM, Tx controller (0) | 2024.08.26 |
| 베릴로그 실전 - apb interface (3) 설계 (0) | 2024.07.31 |
| 베릴로그 실전 - apb interface (2) apb bfm (0) | 2024.07.29 |
| 베릴로그 실전 - apb interface (1) intro (0) | 2024.07.27 |