728x90
블로그 새로 개설했습니다.
https://rtlearner.com/verilog-uart-rtl-design-2/
[Verilog] UART RTL design 2 - RTLearner
Verilog를 이용한 UART RTL design 과정에 대해 설명합니다. Clock generator와 Tx controller의 설계 과정, 그리고 FSM(finite-state machine) 개념을 설명합니다.
rtlearner.com
728x90
'프로그래밍 > Verilog' 카테고리의 다른 글
| 베릴로그 실전 - UART (3) Rx controller, integration (0) | 2024.08.29 |
|---|---|
| 베릴로그 실전 - Timer 설계 (0) | 2024.08.13 |
| 베릴로그 실전 - apb interface (3) 설계 (0) | 2024.07.31 |
| 베릴로그 실전 - apb interface (2) apb bfm (0) | 2024.07.29 |
| 베릴로그 실전 - apb interface (1) intro (0) | 2024.07.27 |