728x90
블로그 새로 개설했습니다.
https://rtlearner.com/verilog-apb-interface-design/
[Verilog] 실전 2 - APB interface design - RTLearner
APB interface를 Verilog로 설계합니다. Register setting에 대한 이해와 실제 testbench 예시를 들어 이해할 수 있도록 설명합니다.
rtlearner.com
728x90
'프로그래밍 > Verilog' 카테고리의 다른 글
| 베릴로그 실전 - UART (2) FSM, Tx controller (0) | 2024.08.26 |
|---|---|
| 베릴로그 실전 - Timer 설계 (0) | 2024.08.13 |
| 베릴로그 실전 - apb interface (2) apb bfm (0) | 2024.07.29 |
| 베릴로그 실전 - apb interface (1) intro (0) | 2024.07.27 |
| 베릴로그 문법 (5) clock과 reset, Latch와 Flip-Flop (0) | 2024.06.13 |