728x90
블로그 새로 개설했습니다.
https://rtlearner.com/verilog-uart-rtl-design-1/
[Verilog] UART RTL design 1 - RTLearner
Verilog를 이용한 UART RTL design 과정에 대해 설명합니다. Block diagram, register map을 설명하고 이를 기반으로 APB interface를 설계합니다.
rtlearner.com
728x90
'Ch1 Seminar > IP' 카테고리의 다른 글
| LIN overview (3) Schedule table - 1 (0) | 2023.10.16 |
|---|---|
| LIN overview (2) Sleep, Wake up (0) | 2023.10.11 |
| LIN overview (1) Protocol (0) | 2023.10.04 |
| I2C 통신 overview (5) | 2023.05.24 |
| SPI 통신 overview (0) | 2023.05.16 |