블로그 새로 개설했습니다.https://rtlearner.com/verilog-uart-rtl-design-1/ [Verilog] UART RTL design 1 - RTLearnerVerilog를 이용한 UART RTL design 과정에 대해 설명합니다. Block diagram, register map을 설명하고 이를 기반으로 APB interface를 설계합니다.rtlearner.com
728x90
728x90