블로그 새로 개설했습니다.https://rtlearner.com/verilog-uart-rtl-design-3/ [Verilog] UART RTL design 3 - RTLearnerVerilog를 이용한 UART RTL design 과정에 대해 설명합니다. Rx controller와 Clock generator를 설계하고 top integration하여 설계를 마무리합니다.rtlearner.com
728x90
728x90