OJT 1. Study ~ 2. testbench 작성 시작

2월 초에 입사하고 한 달 동안은 공부만 했어요. 반도체 설계 flow, CPU 작동, Bus Architecture, Memory, Peripheral을 주제로 공부했고 3월 초부터 실제적으로 Verilog를 쓰기 시작했어요. 공부했던 거는 나중에 Ch1에 정리하려고 합니다.
 
처음 받은 숙제는 I2C 컨트롤러의 testbench를 작성하고 시뮬레이션을 돌려보는 거였는데 시작부터 문제가 생겼죠. 아니, 나는 verilog는커녕 C언어도 모르고 리눅스도 안 써봤는데 갑자기 testbench를 짜서 시뮬레이션을 돌려보라고??
 
우선 리눅스를 쓰는 이유는, verilog로 RTL 설계를 하고 Synopsys나 Cadence 사의 EDA 툴을 통해 합성을 해야 돼요. 근데 그 툴들이 다 리눅스 환경 기반이기 때문에 RTL도 리눅스에서 해야 한다는 점. 그래서 출근해서 컴퓨터 켜면 VNC viewer라는 프로그램 켜서 회사 서버 컴퓨터 접속해서 일을 합니다. (사실 집에서 재택해도 됨 ㅇㅇ)
 
얘기가 셌는데, 쨋든 첫 번째 과제는 I2C 컨트롤러에 대한 testbench와 시뮬레이션이었어요. 그러면서 I2C 컨트롤러 RTL 코드 던져주면서
 

‘그거 Master 모드, Slave 모드 둘 다 되니까 각각 APB BFM 달아서 연결하고 파일에서 데이터 불러와서 데이터 Loopback 테스트해봐’

 
와……… ^^;; 진짜 눈물 나더라고요..