728x90
블로그 새로 개설했습니다.
https://rtlearner.com/verilog-syntax/
[Verilog] 기본 문법 - RTLearner
베릴로그(verilog) 기본적인 문법에 대해 설명합니다. Verilog의 기본 구성과 절차 할당(initial 문, always 문)과 연속할당(assign)에 대해 설명합니다.
rtlearner.com
728x90
'프로그래밍 > Verilog' 카테고리의 다른 글
| 베릴로그 실전 - apb interface (1) intro (0) | 2024.07.27 |
|---|---|
| 베릴로그 문법 (5) clock과 reset, Latch와 Flip-Flop (0) | 2024.06.13 |
| 베릴로그 문법 (3) 인스턴스와 계층 구조 (0) | 2024.06.12 |
| 베릴로그 문법 (2) initial 구문과 testbench, 절차 할당과 연속 할당 (0) | 2024.06.11 |
| 베릴로그 문법 (1) 기본 구성 (0) | 2024.06.10 |